Разработка процессора на языке SystemVerilog

Авторы: Гонцова А.В., Максимов И.Н.

Издательство: Сибирский государственный университет телекоммуникаций и информатики

Практикум предназначен для студентов, обучающихся по направлению 09.03.01 «Информатика и вычислительная техника» и изучающих дисциплину «Проектирование цифровых устройств». В нем содержится материал, предназначенный для проведения лабораторных работ по указанному курсу с целью изучения подходов к разработке и верификации процессора архитектуры RISC-V. Курс построен с применением языка описания аппаратуры SystemVerilog.